⑩日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-181778

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和60年(1985)9月17日

G 09 F 9/30

6615-5C

審査請求 未請求 発明の数 2 (全23頁)

😡発明の名称 フラットパネルディスプレイとその製法

②特 願 昭60-16367

登出 類 昭60(1985)1月30日

優先権主張 〒1984年2月1日邸イギリス(GB) 198402654

砂発 明 者 ジョン・デイヴィツ イギリス国、ウスターシャー・ダヴリユ・アール・14・

3・エル・ジー、マルヴアーン、プールブルツク、ブリテ

ン・ドライブ・20

砂発 明 者 エイドリアン・レナー

ド・メアーズ

ド・ベンジヤミン

イギリス国、グロウスターシヤー・ジー・エル・53・〇・

ピー・エー、チエルトナム、ルックハンプトン、コラム・

エンド・ライス・21

切出 願 人 イギリス国

イギリス国、ロンドン・エス・ダブリユ・1・エイ・2・

エイチ・ピイ、ホワイトホール(番地なし)

②代理人 弁理士川口 義雄・ 最終頁に続く

明 細 意

1. 発明の名称

フラツトパネルデイスプレイとその製法

2 特許前求の範囲

(I) 対応する政策性極に対し歌動化号を印加するための多数の位子成分と共に、程徳支持高板の間に配倣された電気的に応答する光学媒体を有し、程値は多数の政策を形成する形状とされている領疑のフラットパネルディスプレイであつて、前記能子成分が単鉛晶半導体材料を物理的に分離したエレノントであり、電徳支持基板の間に配置されていることを特徴とする近常では、

(2) 単結晶材料のエレメントがパーであること を特徴とする、特許削水の範囲第1項に記載のデ イスブレイ。

(3) 単結晶材料のエレメントがチップであると

とを特徴とする、特許請求の範囲第3項に記載の デイスプレイ。

(4) 各チップが複数の画素制御電優と重合しか つとれに連結されており、各々の画素制御電優を 創御する働きをすることを特徴とする、特許請求 の範囲第3項に配数のディスプレイ。

(5) エレメントが電極支持表板の間で構造的な スペーサとしての動きをしていることを特徴とす る、以上の特許請求の範囲の何れかに記載のディ スプレイ。

(6) 一方の悲板の電極が半導体エレメントに容 量結合されていることを特徴とする、以上の特許 調求の範囲の何れかに記載のディスプレイ。

(7) Xーママトリックスアドレス式ディスプレイであつて、一方の電極支持基板が面条制御包包を有してかり、かつXとYのアドレス用の電価も有していることを特数とする、以上の特許請求の範囲の何れかに記載のディスプレイ。

(6) 対応するアドレス電極の連続性を完成する 機能リンクをそれぞれ含むテップエレメントから 成ることを特徴とする、特許請求の範囲部 7 項に 記載のディスプレイ。

(9) 矯絡リンクが昇圧増幅器を含むことを特徴 とする、特許部水の範囲第8項に記載のデイスプ レイ。

09 各々のXまたはYアドレス電価がテンプの1つの行(または列)に連絡されると共に、次の解接するテンプの行(または列)にも連結されており、機絡リンクは各対の瞬接するテンプの中に含まれて交番で連続性を与える経路を提供していることを特徴とする、特許請求の範囲部8項または第9項に記載のディスプレイ。

00 データアドレス式デイスプレイであつて、 一方の電極支持基板が函素制御電極と共化データ アドレス用の電極も有しており、各半導体エレメ ントはアドレス認識用の回路を含んでいることを 特開唱60-181778(2) 特徴とする、特許翻求の範囲部1項から第6項の 何れかに記載のデイスプレイ。

03 各エレメントが周波数またはパルスコード 変調したアドレスに応答することを特徴とする、 特許研求の範囲第11項に記載のディスプレイ。

43 各エレメントが単一のアドレス以上のもの 化応答するチップであり、チップのライン、プロ ックまたはパターンが同時化1アドレス化応答で きるよう化複数のチップが共通して少なくとも1 つのアドレスを有していることを特徴とする、特 許脳次の範囲部11項または第12項化配数のデ

68 エレメントからエレメントへとデータを移 転するため資援するエレメント間にカップリング を含んでいることを特徴とする、特許請求の範囲 第11~13項の何れかに記載のディスプレイ。

GS 各エレメントがテップであり、テップは行 に配列されており、各行がその中のテップをアド

レスするためのエンコーダを有していることを特 数とする、特許請求の範囲第11項から第14項 に記載の何れかに記載のディスプレイ。

69 各行がその両婦部ド1つずつ、1対のエンコーダを有していることを特徴とする、特許請求の範囲第15項に記載のディスプレイ。

an 各エレメントが複製回路と、同一の機能を 遂行するピックアップ電極パッドとを含んでいる ことを特徴とする、以上の特許請求の範囲の何れ かに記載のディスプレイ。

63 特許請求の範囲第1項に記載のデイスプレイを製造する方法であつて、半導体ウェーハの表面に同様の回路を多数形成し、ウェーハ表面の上

に不活性化層を形成し、ウェーハ内に前記同様の 回路を陥離するために、ウェーハ内に超込まれた エッチング止め層に達する探さまで延びる際を形 成する段階と、ウェーハの反対側からパルク半導 体材料を除去する段階と、エッチング止め間を除 去して阿様の回路を分離し、多数の半導体エレメ ントを形成する段階とから成ることを特徴とする

20) 分離した回路を真空チャックの助けにより 支持基板に移転する段階をさらに含むことを特徴 とする、特許請求の範囲第19項に配数の方法。

20 実空チャックがシリコンド穴をあけた吸引 面を有することを特徴とする、特許請求の範囲部 2 0項に記載の方法。

23 阿様の回路を分離する前に、ウェーへ面を エラストマ製支持材の上に終着する設備と、阿様 の回路を分離した後、エラストマ製支持材を伸及 して当該回路の関係を拡げる段階と、四路を支持

La Contract of the Contract of

悲板に移転する段階とをさらに含むことを特徴と する、毎許前水の転倒部19項に配収の方法。

(4) エラストマ製支持材の表面はその上にマス クパターンを有しており、ウエーハがマスクパタ ーンの上に来るように支持材上に装着された後、 マスクパターンがエラストマ製支持材の伸長によ つて拡大されて、その後電極を形成するためのマ スクとして使用されることを特徴とする、特許切 求の範囲第22項に記載の方法。

四 移転された回路がそれと整列した電極を形成する瞬に使用され、その後、ホトレジスト被優を有する金属化造板を提供する段階と、移転された回路を被倒差板の上にこれと接して配置する段

特開昭60-181778 (3)

酷と、移転された回路を投い角度で照光して連続 的なシャドーを形成する段階と、移転された回路 を倒方にずらせる段階と、移転された回路を2度 めに照光して別の連続的なシャドーを形成する段 階と、ホトレジストを現像して共通するシャドー に対応する面積を決定する段階と、パターン化さ れたホトレジストを耐エッチングマスタとして用 いながら転極を形成する段階とが選行されること を特数とする、特許請求の制調第22項または第 24項に配載の方法。

3. 発明の詳細な説明

本発明は平担パネルデイスプレイと、その製造 に適合する方法とに係る。本発明は特に、図表や 情報を製示するための、電気的にアドレス可能な パネル、およびテレビ用デイスプレイスクリーン にも関係する。より詳細に言うと、本発明は半導 体デバイス成分を組入れたフラントパネルデイス プレイで、ディスプレイの対応する画像エレメン

ト(函来)に対して駆動信号を印加するのを、そ の各々の成分が創御および/または維持する型式 のものに係る。

とれまでフラットパネルディスプレイの幣成は 2つの主な方法のうち何れかで行なわれて来た。

その1つめの方法は、ディスプレイパネルの後 都能値支持用基板として単結晶半導体材料、通常 はシリコンのウェーハを用いる方法である。 面案 制御デバイスはとの構造と一体化される。 範時計 サイズのデイスプレイは、 これまでこの方法を用 いて製作されている。 道径20㎝のシリコンウェ ーハを用いる広面積パネルが現在開発中である。 このモノリシンク 構成技術もかなり進歩してそ とは言うものの、いくつか欠点がある。 直径20 なのウェーハを処理するのは、結晶の均一性、 ウ ェーハの通み、 ウェーハの操作などの問題点があ ることから、 出離な上に高価にもつく。 さらに、 必数なシリコンの面徴がパネルディスプレイの面 役より大きくなるので、大盘の半導体材料が要求される。(「480×480エレメントの取タロム表示色数MOS LCD」、K. Kasshara et al.

Society for Information Display XIV 1983, Library of Congress Card 1675-642556 参照)。

第2の方法では、薄製トランジスタ技術を用いる。すなわち後部 施板は多結構質または非晶質のシリコンを含み、その中にトランジスタが含まれるのである。多結晶質シリコンで作られるデバイスは特性が劣るため、特に逆方向バイアスしたpn 接合の痛れに関して問題点が生じる。との技術を用いて製造されているディスプレイは、通常4×10 を超えない画素を有するディスプレイは、通常4×10 を超えない画素に動作しているというものの全部ではない。10 単位の画案で動作するディスプレイを達成するとなれば、大幅な改良が必要となるであろうし、多くの重大な問題を解決する必要があろう。(「平担パネルディスプレイ用

ンリコンTFTJ、F. Morin, Proceedings of the 14th Conference (1982 International) on Solid State Devices, Tokyo 1980; Japanese Journal of Applied Physics 22(1983) Supplement 22-1 pp 481-485 参照。pp 487-500 に他の敬者による関連論文あり)。

とこに別示される発明は、上に戦略を示したものに代わる構成のフラットパネルディスプレイを 提供する。

本発明によれば、電気的に応答可能な光学媒体の時間に1つずつの電極支持数板と、対応する顧素電極に対する駆動信号の印加を制御するための多数の電子的成分とから成り、創配数板に支持される電極が多数の画案を形成するべく形造られている型式のフラットパネルデイスブレイが提供され、その特徴は、前配電子成分が単結晶半導体材料の物理的に別個のエレメントとして実現されており、これらのエレメントは地極支持数板の間に

特問昭60-181778 (4) 配置されかつ各エレノントを1つまたはそれ以上 の解擬する商家電磁化連結して配列されていると とにある。

本発明では、単紀晶材料を使用して得られる利益はそのまま保つているが、それと同時に、ディスプレイ面数より大きな面接の半半体材料を処理するというこれまであつた欠点を克服している。各エレメントは単結晶材料であるために、額単的を発表ることができる。このディスプレイは回路に対して、はるかに面積の大きいディスプレイのの単鉛晶シリコン上に接着されたディスプレイのの単鉛晶シリコン上に接着されたディスプレイのもつ複雑性を与え、しかも処理を要するチップ面積は小さくなるのでコストはずつと低くなる。このディスプレイは透過性あるいは反射性、どらのモードの光にも使用可能であるが、それは構成を要するエレメントの面積が、ディスプレイ面積を要するエレメントの面積が、ディスプレイ面積を要するエレメントの面積が、ディスプレイ面積を要するエレメントの面積が、ディスプレイ面積を使のごく小部分だけであるためである。また、

フラットパネルデイスプレイの構成が平担である ことも、必ずしも必要ではない。この方法のもつ 柔軟性によつて、平担でない表面、例えば自動車 や航空機の風防ガラス上にも構成することが可能 になるのである。

フラットパネルデイスプレイは、単結晶半導体 材料のパーを含んでも良く、各々のパーは多くの 酸接する画象エレメントの上に延びる。 関接する パーとパーは、 それらの伸長方向に直角の方向に 間陥をむけて配置される。 このようなデイスプレ イの場合、 長さは構成の目的で使用されるウェー への大きさに削限されるが、 直交寸法ではかなり の自由が許される。

あるいはまた、フラットパネルデイスプレイは 単結晶半導体材料のテップを含んでも良く、これ らのテップは規則的な二次元アレーに配列される。 この場合、デイスプレイの長さおよび幅の寸法の 超択には自由裁量が許される。テップは各々が単 政の対応する面索電値に選合してこの電値のみを制御する働きをする、といつた単純な設計とすることができる。しかし、象徴回路の設計やデイスブレイを支持するドライブシェびアドレス回路を得など、複雑性が増した場合、チップは例えば2、4ないしは6個と、いくつかの難種を一時に制御することもある。いくらか高性能化することで、チップはきわめて複雑な回路を含むように作ることができ、相当の情報処理能力をもつようになるため、画像を更新する情報の変化のみをデイスで、ゆるだけで良い。チップはまた、例えば画像をスクロールしたりコントラストを変えるなどの画像の処理もいくらか行なうことができる。

各エレメント、つまりパーまたはテップの解さ をカブセル密封した鉄体の厚さと調和するように 選択したと仮定とすると、さらに別の利点が得ら れる。こうするとのエレメントはスペーサとして 作用して、フラットパネルの厚さを均一に維持するのを助けると共に、パネルに対し剛性という、 広面我パネルにおいて特に重要な性質を加えることができるのである。

次化本発明の2,3の実施腺様について、例示 的な意味で散明することにする。

部1図と第2図には、X-Y多重式パーエレメントフラットパネルデイスプレイ1が示されている。これら2つの図と、模単的制御回路を示す第3図とを参照すると、このデイスプレイ1は間隔をあけて互いに対して平行に配置された電気持悲似3,5を、カブセル封じした影響性の旋体光学媒体7、この例では被晶材料の媒体の両側に含んでいることが分かる。一方の電極構造、すなわち遊板3上の構造3をは多数の個別方形電極トレ、PRに組分されている。他方の電極構造、すなわち遊板5上の構造5をは、連続的である。多数の組長い条件9、つまり単結晶シリコン半導

特別報60-181778(5) 体材料のパーが、函案電極の袋面上に配列されて ある。これらの糸片は互い化平行に配倣されてお り、画家のピッチの2倍の削陥をあけている。谷 条片 9 は Y の方向に伸びて、その両側に隣接して **能かれている函素電板PL、PRの各々の面積の** 一部分と重合している。各条片9は基板3と5の 間に位置し、スペーサとしての働きをする。各パ - 9 の上表面は金山被債11を支持する。この被 程11と連続電板構造5 Eとの側には、効率の良 い電気的接触が与えられている。導電性の粒子を 合むにかわ、あるいは金属鉄ろう13、例えばイ ンジウムがこの接触を与える役割をしている。こ れは半導体パー9に対して、効果的なアースを与 えることを目的とするものである。各パー9の下 表面には松点パッドが超込まれており、これには 適素電板PL、PRと無触するパットPU、PR および下側の電極構造るEK形成されたXプドレ ス電極又し、XRと接触するパッドXじ、XRが

ある。とれらのパッドPL'、PR'、XL'、XR'と 対応する基板電極PL、PR、XL、XRとの間 の接触は、金属軟ろうであるインジウム片15化 より完全にされている。各シリコンパー9には共 道のY-アドレスタインYと共に1対の駆動ライ ンD1、D2も組込まれている。 斟動ラインD 1、 D 2 トの保長は、フレーム年にそれぞれ正と大地 単位、大地単位と負の間で交番する。第3図の回 點では、Yラインが第1世界効果トランジスタで 1のゲートに接続されている。このトランジスタ T 1 のソースはXアドレスの接点パッドXRIC投 鋭されている。 とのトランジスタT1のドレーン は、2つ連結されたトランジスタT2、T3のグ ートに並列に接続されているが、これらのトラン ジスタT2、T3は、柏檎形のローチャをネル/ nーチャネルトランジスタか、タンデム式に動作 **オるエンハンスメントノデブレションモード・ト** ランジスタの何れかである。特定の罰果がアドレ

スされると、XアドレスとYアドレスの両方がフレーム低に1回ハイになる。駆動信号が交番し、交替する電位が面楽電値PBに印加される。Xアドレスパルスの終了前にYアドレスパルスが終わるように構成されているため、電荷はトランジスタT2とT3のゲートで保たれる。次にこれらのトランジスタT2とT3が、そのフレームの継続中、つまり次にラインD1、D2上で駆動電位が逆転するまで、開放したまま保たれる。

機能的な寸法としては、シリコンパーは1mビッチでさしわたし100gm、核晶層の厚さは10gmでは相当の透明度が与えられ、また同じような寸法のモノリシックディスプレイに比較して、必要な処理シリコンの気が10分の1に減少する。シリコンパー9は、例えばテーブボンディングにかいてテーブにチップを移す時に用いる技術などを使つて、機械的に配置することもできる。(「テーブ自動ボンディング

の現記」、T. G. O'Neal, Semiconductor International, February 1981, p33-61、シよび「超小辺電子パッケージング」、G. Sinderie, McGraw Hill, 1968, p249参照)。 概率的なディスプレイでは数百本のパーで足りるため、これは実行可能な方法である。これ以外のチップ転移方法については扱通する。

 特爾姆60-181778 (6)

5のラインは図示のように、メーアドレスライン
X に対して平行に配列される。各チップ®にはア
ドレス、駆動かよび両常電低X、Y、D、P にそ
れぞれ対応する結合パッドボ・ア、D、P に関し
てパッドボ・ア、D、P を正確に位低付ける仕事
は、前の例の位置決めより駆かしくなつている。
この理由から、直接的なd。経点よりもa。容量
結合の方が、設計の制約の中での許容範囲が大き
くなる。位置決めにおいて妥当な精度を保証する
ために、自己整列技術が採用される。これ以外の
技術の詳細については、本明細春の中で技述する
ので、以下を参照されたい。

とのような構成のもつ問題点は、XーむよびY ーアドレスタインX、Yが直交して交差しなけれ はならない点にある。これは多重レベルの金属化 を用いることで解決することができる。しかしこ れよりはむしろ、各チップの設計の中で、各クロ

スオーパ毎に機能リンクを組み入れることもできる。 後者の場合、 領単的 なアドレス速度、 例えば 5 0 KHz で、 しゃ断されたタインに 概ね寄生ヤヤパンタンスによる相当の 復失が生じる。 これについては 4 6 人と 4 8 図に示す 等価 回路 図で 図解されている。 積単的 な寸法とインピーダンス 値を以下に示す。

R t : Y - T ドレスタインの各区分の抵抗、各 * 長さ 1 m 、幅 1 0 μ m 、厚さ 1 μ m 、T ルミニ ワム材料。インピーダンス~ 5 Ω。

Rg: 橋絡リンクの抵抗、各々扱さ200 km、 幅2μm、厚さ1μm。インピーダンス~5Ω

Cp: ピックアップキャパッタンス、パッド面 渡250μm×50μm、誘電スペース 0.1μm、 誘乳定数 4~3。33pF=1MΩ@50KHz Co: チップから接地(仮部電極5E)までの ラインのキャパッタンス。面積200μm×2μm スペース1μm、 防乳定数 4~3。0.01pF C t: トラックからトンプ電包までのキャパシ タンス。面積 1 m × 1 0 μm、スペース 1 0 μm、 動電定数 4 ~ 2 0 。 0.18 p F

Yライン上の信号は、リンク優に2Cも/Cp ≃11%の係数で被変する。この理由から、非反 転増幅器15によつて昇圧増幅が与えられる。部 5図に示されるように、この増幅に用いるパワー はac駆動信号の一部を整成することによつで誘 導され、整備器17位駆動パッドかと接地電医5 Eとの間に接続されている。Xアドレスとアアド レスの両方がハイになつた場合、第2トランジス タエ2が導電して画素電優Pをドライブに接続す る。Xアドレスパルスが終わる前にYアドレスパ ルスが終わると仮定すると、トランジスタエ2は 残りのフレームの間開放されたまま保たれること になる。

ツイストしたネマテインタ効果セルについては、 約2 ボルトのしきい電圧が振準的である。染色し たコレステリック・ネマテイツタ位相変換セルについては、10gmの厚さの層に対して、それより高い10ポルトが領職的となる。回路の設計において、2つの条件を満たす必製がある。まず新1だは、制御トランジスタT2(第5図)が画業をオン、オフにできればならない。海軍中そのインビーダンスは、私動信号経路の直列インビーダンスと比較して、それより小さくなければならない。また海難していない時のインビーダンスは、それより大きくなければならない。この条件は下記の場合に容易に消たされる。

トランジスタ・インピーダンス:ΟΝ~ kΩ OFF~GΩ

函案のキャパシタンス(1 m 平方、10 μ m 関 陥、 α = 20): 90 M Ω @ 100 Hs

ビックアップかよび取動キャパシタンス (面積 2 × 10 ⁻⁶ m 、 0.1 μ 関幅 、 σ ≈ 3) : 各 3 0 M Ω @ 1 0 0 Hz

特際唱60-181778(フ)

駆動ライン抵抗: ~数KΩ

載くものである。この回路では、各XアドレスラインXと平行に通る付加的なラインYYを提用している。愈分の結合パッドYYはチップ 8 の中に含まれる。ラインYYがYアドレス信号を昇圧するための余分の取力を支持する。この回路を実施する上で必要なトランジスタの型式は1つだけである。

以上述べた回路では、多数の欠陥が生じ得る。 その中で最も重大なものは、トラックに影響を及 ほすものである。とのような欠陥は画架の列かよ び/または行を完全に損失する結果となることが あるからである。これらの欠陥は、例えば次のよ うな発生の仕方をする。

1. トラックに関係と知義が生じる。これはディスプレイ組立て前にトラックの試験を行ない、その後必役に応じて戦極パターンをはねるか修繕することによつて回避できる。重大な開路大陥の発生を減らすために、信号経路を平行に殴けても

- 2 チップ上のピックアップ電極の、基板に対する配置が悪く、トラックを短絡させる。上述のようにカップリックが容量性である場合、この欠陥は生じない。
- 3 チップ上の欠陥がラインを短絡させる。 これはチップパットとラインの間にも。接点を作つた場合しか、生じない。全てのトランジスタゲー

トと直列に電放創限用トランジスタを偏えること で、保護を与えることができる。

個々の画案の故障による欠陥も考えられる。これちの欠陥は、回路と設計図を二重、三重に作成することで被少できる。容量結合を採用した場合、並列回路の結合ペッドで完全にしたものを、各チップの中に組み入れても良い。こうして全体としての応答は平均的となる。これらの並行回路の1つまたはいくつかが故障した場合でも、回路の機能はまだ残されることができる。チップは全部同一設計であるため、故障したチップを交換するのは比較的簡単である。

第9図と10図には、データアドレス式チップ エレメント・フラットパネルデイスプレイ1が示されている。各チップ9は、同時に4つの西東製 低Pと重合する位置に配置される。各チップ9は 4つの結合パッドPを組込んでかり、これらのパッドは脳接する面製電板Pと緊脅的に結合するよ 特開昭60-181778(8)

チップ9上の回路の機能は、4つの基本的な役割に分類できる。まず第1に、結合ペットがからの。。電力は、残りの回路に電力を与えるべく用いられるためには、整死し、平常化し、安定化しなければならない。第2に、例えば第12回に示した局破数変調信号のような。。データ入力信号は、次の回路ロジックの応答できる1と0の論理電圧レベルに変換しなければならない。第11回に示すように、この部分の動作は1対のRCフィ

ルタF1,F2と比較器CCとを用いて行なわれ る。各フイルタF1,F2は、異なるカツトオフ で設計されているので、その並列の対は第12図 に示されたものような周波数変調したパルスを区 別することができる。低い方の変調周波数のパル スが対のフイルタF1、F2に加えられた時、0 の論理信号が比較提出力に生まれる。高い方の変 関周放数のパルスが加えられると、1の論理信号 が生まれる。飢るに、パルス列を解説せればなら ない。とうして生み出された2遊数の列が、シフ トレジスタS/Rに送られる。レジスタのトラン スプアは、技量器R、平滑化フイルタF3、単安 定MKよつて制御される。各変制パルスの発生に 続いて比較器出力から出現する時間を二進信号に 与えるくらいの長さに、単安定肌がレジスタのク ロンク信号を遊延する。レジスタの内容は、2つ 一緒で相関フィルタを提供する直列のローチャネ ルむよびョーチャネル電界効米トランジスタのゲ

ートに中継される。0,1の論理シーケンスが相 関フイルタのaとpのチャネルのシーケンスと調 和した時に、一致が鉛盤される。一旦チップがア ドレスされていることを認識すると、チップはメ モリに対し、連続してデータのピットを送る。各 チップには、多数の異なるアドレスコードに応答 し待る論理回路を組込んでも良い。そうすると1 つのコードを用いて、各チップを個別にアドレス することができる。他のコードを用いて、数個の チップを同時にアドレスするとともできる。こう して函素のライン、またはブロック、あるいは他 のパターンなども単独のユードに応答して生成す ることができるし、パメーンの生成を紙じて迅速 にすることができる。テップにはこの目的で、い くつかのアドレス認識回路を並列に含ませても及 い。4つめとして、このメモリはデータを記憶し て、チップにより制御される画素の状態を指示し なければならず、耐味は正しい周波数で駆動され ねばならない。 酸素を駆動するのに発掘器が必要 であり、これは無尖足によるか、あるいはダイミ ング信号周故数を分割することによつて与えられ る。

情報と魅力を選ぶ信号の周波数は、電極トラックのRC時定数により制限される。トラックの抵抗を約5kΩ/m以下に下げたり、キャパシタンスを200pF/m以下にすることは困難である。及さよ(単位m)のトラック区分に使用できる最大周波数は従つて、8×10*/ℓ*Hzとなる。回路からトラックへローディングすることによつて、これが程度2分の1に減少する。データ速度はこれより1等数小さいものでなければならない。従って、こ≃03mとすれば、粒大データ速度はこれより1等数小さいものでなければなかったは、なートを知らせるのに約8ビット必要であり、10*程度のチップのうちアドレスされているのはとれかを示すのに20ビット、チップに対しその

特開昭60-181778(9)

創御下にある4つ程度の画案を更新するためにす べき事を命令するのに12ビット―全部で40ビ ット必要である。とうして転数100のチップ(4 ×10°の颠聚)が、1秒毎に更新できるのである。 これはグラフイックVDUKは適当であつても、 TVには命り向かないものである。但し、デイス プレイ全体にエンコーダを1つしか使つてはなら ないという必要性はなく、例えば各ライン似に 1 つずつ、多数のエンコーダEEを並列に用いても 良いのである。長さ15cmのラインと1ラインに つき150のチップ(600の画案を制御)を用 いた場合、画楽は1秒低化26回更新でき、明ら かにTVへの使用に足りる。スクリーンのサイズ が大きくなるに伴なつて、更新速度は急速に低下 する。とのため、第13図に示すように、デイス プレイを両側から駆動するのが望ましいが、例え そうしても、さしわたし30cm(12°)以上のT Vスクリーンを設計するのは離かしいようである。

次に本発明のディスプレイを作成する処理技術 について、第14図から第27図を参照しながら 説明することにする。チップ回路21は、表面下 にエッチング止め届25を埋め込んだシリコンウ エーハ23に対して、CMO8プロセスを用いて 作成することができる。エッチング止め25とウ エーハ23の固矩面から下がつて、エラストマシ ート27の姿面まで、標が食刻される。各々のテ ップ9は、1つの点29(飢14図)において固 定される。次にウェーパが役ろから食刻されて、 パルクシリコンとエッチング止め層28を除去す る。その後チンプ8はエラストマ27を引き延ば すことによつて拡げられてアレーとなる(第15 ~18図)。次にチップ9が電板支持悲板5の上 に囚君されて、エラストマシート27は除去され る。初2の電板支持基板3は、パネル1の下部基 板としての動きをする。との荘板上に、雨素能極、 低力ラインなどをわけるための金属化パターンが

作られる。エラストマ27の伸長にはわずかに不 均一性があり得るため、このパターンをチツブ9 と全部の点で確果に整列させることが必要である。 このことは、チツブ9と共に引き延ばされるエラ ストマ茘板の上にマスクパターン31を配置する ことで選成できる。その扱このマスクパターンを 使いながら写真印刷技術を用いて、ディスプレイ パネルの下面の上に電極パターンを形成する。あ るいはまた、上側拡板5上のチツブ9のアレイを 後い角度で服光して、その影を使つて整合する電 (都19~23図)。その後基板3と5を一緒に 配置し、パネルに液晶材料1を満たしてシールす

とのプロセスは、下記(II)からはまでの段階で実 行するととができる。

1. p** または埋込酸化物層の上部に10 mm のエピタキシャルシリコンを成長させる。この短

特開昭60-181778 (10)

込層は、 後にエッチング止めとして働くことになる。 据込酸化物層はイオン注入、 シリコンの陽極酸化、 あるいは酸化物上にデポジットされたポリシリコンの再結晶によつて、 シリコンの下に生成しても良い。 シリコンはフッ化水素酸の中で陽極酸化することができる。 役ぼドーブしたシリコン 格強を作成することができる。全ての場合にかいて、 シリコン暦はさらにエピタキシャルデポジションすることによつて、 厚くすることができる。

- 2 例えば標準的なCMOSプロセスを用いて、 築残回路21を作る。
- 3 回路21を例えば食化物の店など不活性化 層33で被役する。(これはスパッタリング、ブ ラズマ補助による化学蒸気デポジション、あるい はテップ上の金属化がポリシリコンかケイ象化合 物である場合には、化学蒸気デポジションによつ

て生成できる)。

- 4. 不活性化層33をパターン化し、ブラズマまたは例えばエチレンジアミンピロカテコールや水成の水酸化カリウムなどの不等方性エンチング 削を用いて、パターン化した不活性化層33をマスクとして使いながら、エンチング止め25までエンチングする。
- 5. 各チップの一定の点に、例えばホトレジストなどの材料の高さ1 дm、直径 3 дmの小球体2 9 を置く。これは、チップのいずれかの角に接近して僅かれるのが望ましい。
- 6. Kかわ被覆した平面エラストマシート21の表面上に、修造面を下にして配置する。小球体29は各チップ9とシート21の間の単点接触を保証する働きをする。その構成は第14図に示す通りである。これまでに最良と認められたエラストマは、英国のICI、プラスチック部門製造の材料である、非品質のテラフタル酸ポリエチレン

(PFT) である。との材料は、80℃で数視的に も巨視的にも均一に伸びるのに、宝温では関性で ある。この材料はまた、安価である上汚染性もな く(炭素、水末、破象を含むだけである)、化学 的な刺激に対し抵抗性がある。

7. エラストマシート21をホルダ内に装着し、 ウェーハ23の後ろからエッテング止め25に達 するまで、シリコンアレーをエッチングする。

8. エッチング止め暦25を除去して、個々のシリコンチップを分離する。エッチング止め暦25として酸化物を用いた場合、この動作は緩衝
対処理したフッ化水来酸で行なうことができる。
あるいはまた、プラズマエッチングやイオンビー
ムフライス削りでエッチング止め届25を除去しても良い。

a 必要に応じて、注意深く洗浄、乾燥する。
10. 線の中に詰まつたり、エラストマを被覆しないように投い角段で蒸煮することによつて、チ

ップ 9 の裏面に金属被収を行なう(期15図と 16図参照)。

12 電極支持基板 5 の上に降らして接着する。 この基板 6 の上の連続的電極構造 5 Bは、パネル のアース電低としての働きをする。導電性の接着 剤が使用される。一般に導電性のにかわやはんだ は不透明であるため、余分の材料は除去される。 このととは、例えばインジウム金属などの適当な 作用物質を用いて基板を被優し、ホトレジストで 被優し、チップを接触マスクとして用いて照光し て、ホトレジストを現像し、露光した作用物質を 紹解して、残つたホトレジストを除去し、チップ
9 の大きさかよび位置に対応するにかわまたはは
んだのパッドを残すことによつて、選成することができる。あるいはまた、チップを接着剤の上に
配置し、余額材料を除去する間これをマスクとし
て用いて接着剤を保護することによつて、チップ
の下の接着剤だけを残すようにすることもできる。
13 レジスト小球体29を除去する。これは
解剤としてアセトンを用いて行なうことができる。
その後エラストマシート27が除去される。

14. ディスプレイパネル1のもう一方の面を形成するのに用いられる基板 3 は、ディスプレイの配力ラインおよびデータラインと、面索制和電極 P を生成するべくパターン化されねばならない。 他力ラインとデータラインは抵抗の低いものでなければならず、アルミニウムなど及質の金属導体でなければならない。 液晶面累制御電優は、金属でも良いし、スズ酸カドミクムや酸化インジウム

持開昭60-181778 (11)

スズなど透明の源体でも良い。どちらの場合でも、 自動整列技術を使用できるほど引伸しが正確であ るとは考えられないため、パターンを実際のチン ブリの分布に整列させる必要がある。これは次の 2方法で遊成できる。

(I)最初の方法は、(6)の段階でエラストマシートをクエーハに接着する前に、エラストマシートの上にパターンを置く方法である。このパターンはレジストやゴムなど、エラストマと共に伸びるような材質のものとされる。パターンは発症的に要求される電極のパターンに対応し、ウエーへと整列される。エラストマが引伸ばされ、チップが除去された後、パターンはデイスプレイの下部電極3 E をパターン化するためのマスクを作るために使用することができる。

パターンが作られる材料は普通あまり不透明で はないので、そのままマスクを提供することには ならない。これをりまく避ける方法の一つに、エ

ラストマを伸長した後パターンの上に金属の薄い 階をデポジットすることがある。次にこの金属を リフトオフによつてパターン化するのである。結 果的に得られる金餡のパターンは、次化マスクを 作るのに使用され、とのマスクが今度は、下部基 板3トに質様パターン3Rを写真印刷により形成 するのに用いられる。この2段階プロセスは、各 段階で像の反転が生じるので必要である。 2 つの 段階を通過することで、元のパメーンが回復され て、下部基板3上のパターンはエラストマシート のそれの正確なコピーとなる。写真印刷法を剥択 して、下部蒸板3上の製種パターンを生成するの に用いる方法を直接的または反転式の方法とした 場合、下部蒸板3上に生成されるパターンはエラ ストマシート21のパターンと同一とすることも、 逆とすることもできる。例えば、エラストマシー ト27が第15図(伸長する前)か第17図(伸 及した後)に図示したのと同じレジストパターン

31を有しており、またりフトオフが用いられる 協合、エラストマ上の金属パターンは銀9図に示 したように、下部基板3上の電板パターンに要求 されるものと同様になる。マスクを作るのに用い た写真印刷法が反転法であり、マスク上のパター ンが転写されて下部基板に電板パターンを作る方 法も反転法である場合、第9図の電極パターンが 下部基板上に生み出される。エラストマ上に染料 (例えばブロシニル赤色G)を用いるか、染料含 有材料を用いてパターンを作る場合でもれば、面 似たりフトオフは回避できる。その染料パターン が異なる放長で吸収する染料を含有する2つの層 から構成されているとすれば、それは両方共チッ ブと勢列された2つの異なるパターンを、効果的 に含んでいることになるのである。リトグラフィ ーマスクとしてエラストマを使用した場合に生ま れる結果は、使用する光の波長により決すること になろう。これによつて、例えば電力ラインには アルミニウム、電便制御エレメント化は酸化インジウムスズと、数なる2つの材料の金属化パターンを阿方共テップパターンと整列させて生成する ことが可能となる。染料がもしレジスト内にあつたとすれば、そのレジストは染料が吸収しない放 及でパターン化されればならなかつたであろう。

(制2番めの方法は、基板 5 をチップ 0 と一緒に、下部基板 3 上の整合電優パターン 3 5 を形成するのに用いることのできる、シャドーマスクとして使用する方法である。このプロセスは無 1 9 図に図解されている。回析の問題を避けるためには、チップが実際にレジスト 3 5 の上にあるとすれば 及及である。生まれたシャドー 3 7 は、有用な形状を形成するには明らかに大きすぎるが、装着されたチップが横に移動されて、 6 9 1 度解光が行なわれると仮定すれば、はるかに薄い形状 3 9 を生むことができる(新 2 0 図)。各写真印刷の技次の段階に移る前に、パターン金属化 3 B は例え

特局昭60-181778 (12)

ば関複酸化か二酸化シリコンなど誘電体のデポジ ションによつて不活性化される。

ディスプレイモのものに規則的なパターンを構 築するのは簡単であるが、1つ問題となるのは、 電力ラインとアドレスラインの機部への接続を正 森にすることである。これは2つの技術を組合わ せるととで達成できる。まず、行の端にあるチッ プリを他の場所のものより相広くしておいて、例 えばチップ9と下部基板3との間にガラス板を挿 入するなどによつて、チップ9.9'を下部芸板3 から上掛する。1つ以上の光数が使用される。大 きい方のチップ g'Kよつてのみ、完全なシャドー が生み出される(類21図)。餌2に、1つの方 向に進むシャドーを用いて1組のアドレスライン を作り、反対方向に進むシャドーを用いて1組の アドレスラインを作ることが可能であり、従つて 2 組のラインへの扱点はアレーから別々の方向に 外に趾びる(終22図)。これら2つの技術を用

いると、第23図に示した型式の構造を作ることが可能となる。1回めの総光をしながらチップ9 を機に移動して第21図の技術を使用し、次にチップを反対方向の機に移動しても91回露光する ことによつて、電磁DDが生み出される。

後に述べた技術(I)にはあるタイプの金属化を用いてある形状を作ることができ、異なるタイプの 金属化では別の形状ができるという利点があるが、 顔に述べた技術(I)の方が単純で安価であり、従つ て優先して使用されるべきものである。

15. テップ 9 と上邢恭板 5 とを広部基板 3 に接 惹し、液晶材料 7 を消たす。

次に 第240~244回を参照すると、集積回路チップをフラットパネルディスプレイに 袋着するさらに 別のプロセス用の装置が部分的に示されている。 ウェーハ (図示せず)が表面 40上に 療 脱可能に取付けられ、分割されて先に脱明したようなはんだ片 15を有する 9のような二次元アレ

ーが形成されるが、ことでは1行のチップアレー が図示されている。私24.別に示されるように、 チップ9の上に真空テヤック(1が配置される。 チャック41は3つめ毎のチップに解接して位配 するように、通当な開脳をおいて配貸された4.3 のような穴を有する。餠24b図に示されるよう に、チャック41の内部領域は真空化されており、 3つめ低のチップがチャック41によつて持ち上 げられて、表面40からな脱される。経脱したチ ップ9は電板支持デイスプレイ基板3に転移され る。加熱器47を用いてチップ9を基板3に取付 けているはんだ片15を潜解する。 紋板に、餌 2 4 4 図に示されるようにテヤックの真空が解放 されて、チャックも1が終去される。以上の動作 を必要に応じ繰り返して、多数のチップをデポジ ットするようにしても良い。第248~244図 では、 3 つめ毎のチップ 9.化位置決めされている ところが示されている。動作が1份扱する蛇にナ

ヤックを縦き換えてる循環実行すれば、全部のテ ップをディスプレイに移すこともできる。

真空テヤックは工学技術により作ることができ る。チップはさしわたし数百ミクロンであるため、 過当な大きさと闡随の穴を加工するのは容易でな い。従つて不等方性エッチングで穴あけしたシリ コン面をもつチャックを用いるのが望ましい。 100配向シリコンウエーハの両面をつや出しし て、その上に14mの酸化物層を作り出す。従来 の写真印刷のマスク技術によつて、既化物階の一 方の面に穴がエッチングされる。次に例えばED Aや、水配化カリウム水溶液、または水とアルコ ールの混合物など、<111>平面を他の平面に比べ てずつとゆつくりと役食するエッテング剤を用い て不終方的にエッチングされる。これらの手続き については、 Proc IEEE 70(5)pp420~457、 1982, 5月号 R.E. Peterson 化配収されている。 シリコンウエーハは<111>平面に達するまでエツ

テングされる。投留した酸化物層は5:1のフツ 化アンモニウムとフツ化水駅酸を用いて除去され て、穴あけしたシリコンプレートが生み出される。

特開昭60-181778(13)

穴もけしたシリコンプレートには、穴もけ都分に真空逃通するをり穴を有する金属エレメントのような、
取当で支持材が備えられても良い。 シリコンプレートが終当で支持材の何れかには確がつけられて、支持材の穴、碑、そして般板には シリコンプレートの穴という経路で真空透過が配置される。
これによつて支持材に穴をもける際に必要な精度が被じられる。

次に銀26図を参照すると、1つのウェーへより規模的に大きなデイスプレイにチップを応用するべく、4つ奥合わせて配列されたウェーへ50,~60。の正方形アレーか示されている。各ウェーへ60は4つそれぞれ異なる種類の64個のチップの正方形アレーである。各チップは52のような正方形で指示されている。ウェーへ50。~50。~50。

は全部で16類類のチップを提供する。各々のチップの種類は、それぞれのウェーハのそれぞれの4分の1の区分に配置されている。例えば、新25図の参照符号(0,0)に酶接する16個のチップは、ウェーハ80.の左上の四半分を形成している。四中参照符号(m,a)(m,a=0,1,2,3)は、チップ52の16の種類を同定すると共化、ディスプレイ基板上のチップの位置すると共化、ディスプレイ基板上のチップの位置も指示するものである。最初の参照符号mはm登めのディスプレイコラムを指し、2つめの参照符号nはn番めのディスプレイコラムを指す。

チップは前述したように、ウエーハ50の中で 互いから分離されている。4つのウエーハ全部を 収えるだけの大きさの真空チャックを用いて、各 観知1つのチップをディスプレイに転移する。チャックの穴の間隔は、同一級上にある4つのテップの中心間距離に等しい。チャックの穴は二次元 アレーを形成しており、チャックはウエーハの各 四半分の区分から1つのチップを移転して、1つのディスプレイ基板を作り出す。次にテキックの位置を換えて、次の銀の異なるチップを次の遊板に移転する。このような方法は、予め調整したアドレスコードの異なるチップを組込んだディスプレイを形成する場合、特に役にたつものである。

次に第26 a 図と26 b 図を参照すると、4 段階の移転手原にかいて、デイスプレイ基板(図示せず)の上にそれぞれ配置前と配盤後のチップのレイアクト60と61が示されている。チップレイアクト60は前述したように個々のチップに分割されたクェーへに相当する。62などの各チップは、列と行の指数(m.n)を用いて識別される。このときm,n=0~7で、デイスプレイ基板上の位数を指示する。

レイアウト60のチップ62は、右偶不透明、 左例不透明、ドット状、あるいは帝丑、と4形成 あるシェージングの何れかを有している。罅殺す

る1つのチップは全てシェージンクが異なるよう に配列される。その上、似通つたシェージングの チップは、チップシェージングの対応するレイア りト61のそれぞれの四半区分の中で適当に関係 をあけて配償される。中心側隔が交互のチップの 中心間隔に砕しい、4×4の正方形アレーの吸引 孔を有する真空チャックが用いられる。これだよ つてチャックは、1回の移転段階でそれぞれ1つ のシェージングのチップ全部を上揚することが可 能となる。及初に、チャツクを用いて右側不透明 のシェージングのチップを全部、上揚する。これ 6のチップは次化、ディスプレイレイアウト 6 1 の左上四半区分63に移される。続く3つの移転 段階で、左側不透明シエージング、ドツト、およ びシェージンクなしのテップがそれぞれ、デイス プレイ配位図61の右上区分64、左下区分65、 右下区分66に移転される。

すぐ前に述べた手順を用いる動作の中で、多数

特開昭 60-181778 (14)

の移転動作が必要となる場合、別の方法を用いても良い。 第27回も合わせて参照すると、第26 ■図のテンプのレイアクト60は、第1段階で列間の関係をわけたアレーに配置し面すことができる。これには、1つめの真空チャックをチップの交互列を上掛するべく配置することが必要である。すると2つめのチャックは、各列の交互のテップを配便して、第26 ■図のディスプレイレイアクト61を再現するように、用いられるとになる。この方法の長所は、ディスプレイ 遊した なる。この方法の長所は、ディスプレイ 遊した なる。 この方法の長所は、ディスプレイ 遊した なる。 この方法の長所は、ディスプレイ 遊した なる。 この方法の長所は、ディスプレイ 遊した では、1つのチャックで16段階の移転が必要だが、第27図の方法では、2つのチャックを用いて8段階となる。

ディスプレイ若板上にチップまたはパーを配置 するのは、「ピックアップして配置する」機械を 用いても行なうことができる。この方法は、例え

はシリコンパーエレメントのアレーなど、比較的 少数のエレメントを配置するのに向いていると質 える。

4. 図面の簡単な説明

第1図と第2図はそれぞれ、パーを関照をあけて配置したフラットパネル放品デイスブレイの一部を示す平面図かよひこの平面図の平面!ー!にかける拡大断面図、第3図は、第1図と第2図に示したパーの各々に契現される多くの同様の回路の中の1つである典型的な面架制御回路の様成を示す回路図、44図と第5図はそれぞれ、XーYアトレス式の、チップを分布したフラットパネルデイスブレイの一部を示す平面図かよびこの平面図の平面!ー!にかける拡大断面線図であり、回路の呼節も示し、第6人かよび6B図は、第4、5図で示したデイスブレイのYーアドレスラインの1つに関する等値回路図であり、それぞれ完全な等価回路と単純化した等価回路を示し(昇圧増

幅の詳細は省略)、第7図は、回路図および配置 図であつて、 第5図の栫成に対する代替緊を示し、 館8図は、電框のレイアウトの平面図であつて、 並列信号経路でできる使用法を図解しており、餌 9 図と410 図はそれぞれ、データブドレス式の . チップエレメント・フラットパネルデイスプレイ の一部を示す平面図およびこの平面図の平面まっ ■ における拡大断節図、低11図は、銀9.10 図に示したデイスプレイの各チップに組込むこと のできるデコーテイング回路の回路図、紙12図 は、第11日のデコーディング回路の各点におけ る信号を示すタイミング図、飢13回はフラット パネルTVスクリーンに用いることができるよう カエンコーダとテップのレイアウトとして考えら れるものを示す略平面図、第14図は、チップを 分離する準備段階において、エタストマ製造板へ の扱うものシリコンクエーハの拡発を示す断筋関。 第15図と第16図はそれぞれ、仲長する以前の

配列した状態のチップ、マスクパターン、エラス トマを示す平面図と断面図、狐17図と郷18図 はそれぞれ、同一のチップ、マスクパターン、エ ラストマではあるが、伸張後の状態を示す平面図 と断面図、銀19~21図は、装滑したチップに 起列された電極の作成におけるシャドー技術の使 用法を示し、終22と23回は、シャドー技術に より作られた単極裕澄を示す平面図、第24 図 -2-1-1-2は、ディスプレイの製造方法における冬 段階を示す、真空チャックとチップアレーの断菌 図、绑28図は真空チャックを用いてディスプレ イチを作成するべく4つ契合わせて配覧されたり エーハを似略的に示す平面図、銅26mと26b 図は、デイスプレイ上に配催前と配置後のチップ **らチップをディスプレイ上に配慮する手順におけ** る1段階を終わつた後のチップアレーを示す略平 面図である。

時間昭60-181778 (15)


1…フラットパネルデイスプレイ、3,5…電 極支持基板、7…板晶材料、9…半導体エレメント、P…動業電板、ドーY…アドレスライン、 D1,D2…似動ライン、15…非反転増製器、 17…整旋器、21…纵積回路、23…シリコン ウェーハ、25…エッチング止め筒、27…エラ ストマシート、31…マスクパターン、33…不 活性化暦、35…レジスト、41…真空チャック、

> 西部人 イギリス ① 代理人 かまと川 口 殺 雄


図面の浄む(内容に変更なし)


Fig. 1.


PL PR XR
XL
PL PR XL
XR
XL




特爾報60-181778(16)








特開昭60-181778(17)





特開昭60-181778(18)





Fig.12.










Fig.14.




捐開報60~181778(19)








特爾昭60-181778 (20)





特別部60-181778(21)

Fig. 24




Fig.25.




Fig.26a.

0.0	Sep.	19	BA	25	Sep.		200	_60
0,4	4,4	1,4	5,4	2,4	6,4	3,4	7,4	
33	2	139	37		14		2	
0,5	4,5	1,5	5,5	2,5	6,5	3,5	7,5.	62
33/	Sep.		B	11/2	JE J	130	35	
0,6	4,6	1,6	5,6	2,6	6,6	3,6	7,6	
	188		18/8		83	39	188	
0,7	4,7	1,7	5,9	2,7	6,7	3,7	7,7	

特爾昭 GO-181778 (22) Fig.26b. 561 6,4 7,4 2,4 3,4 4,4 5,4 6,5 7,5 3,5 5,5 7,6 6,6 2,6 3,6 5,6 4,6 Fig.27. 5,7 6,7 3,7 4,7 7,7

第1頁の続き ②発 明 者 ジョン・チャールズ・ イギリス国、ハーフオードシャー、コルウール、オール ホワイト ド・チャーチ・ロード、シャイアズ・ロッジ(番地なし)

特開昭60-181778 (23)

手統補正包

昭和60年3月4日

(-1

特許庁長官 忠 質 學 優

1. 事件の表示 明和60年特許顧第16367号

2. 発明の名称 フラツトパネルディスプレイとその製法

3. 額正をする省

事件との関係 特許出版人

名称 イギリス国

4.代 理 人 東京都新宿区新宿 17自 1番14号 由田ビル (郵便番号 160) 電話(03) 354-8623

(6200) 弁型士 川口 韓

5、補正命令の自付 自 発

6. 稲正により増加する発明の数

7. 福正の対象 . 図面

8.福正の内容 正式図面を別紙の通り補充する。

(内容に変更なし)